聯電攜手 AP Memory：把電容塞進先進封裝，替 AI 與高效能運算穩住供電

雙方合作把供電元件從電路板搬進中介層與基板，縮短供電路徑，AP Memory 的 Gen2D 矽電容設計已在第三季完成初步功能驗證。

AI 工作負載越長越大，資料中心最先被逼到極限的往往不是算力，而是供電。聯華電子（UMC）與 AP Memory 在 2026 年 10 月 22 日宣布技術與製造合作，要一起推進 AI 與高效能運算（HPC）系統的供電解決方案，把焦點放在一個過去很少被拿到檯面上談的環節：電容該放在哪裡。

供電元件正在從電路板搬家

傳統作法是把穩壓用的元件放在電路板上，再把電力送進晶片；但隨著 AI 晶片的功率密度不斷拉高，這條路越走越長，電壓也越難穩住。雙方的合作瞄準的正是架構轉移：把電容直接嵌進中介層（interposer）或基板（substrate），讓穩壓元件盡可能貼近運算晶粒。路徑變短之後，供電完整性與電壓調節效率都有機會跟著改善。

分工上，聯電提供深溝槽電容（DTC）晶圓代工技術與可擴充的晶圓製造能力，AP Memory 則負責矽電容設計與系統層級整合。視系統設計而定，深溝槽電容可以整合進中介層、基板，或封裝的背面（landside），雙方也正在探索內含電容的中介層與背面電容等其他產品線，涵蓋不同的系統設計需求。

Gen2D 設計跨過第一道門檻

這次合作在 2026 年第三季跨過一個具體里程碑：AP Memory 的 S-SiCap Gen2D 離散式矽電容設計完成投片，並通過初步功能驗證。接下來的步驟，是在基板封裝裡進行全面的系統層級效能與可靠度測試，目標是支援不同電容值與工作電壓的需求。換句話說，設計已經證明跑得起來，接下來要證明的是在真實系統條件下夠不夠穩、夠不夠久。

聯電高層把這個方向形容為「從電路板層級，走向越來越垂直、越來越貼近晶片層級的供電整合」。這句話背後的意思是，供電設計正在從周邊支援角色，變成先進封裝設計裡不可或缺的一環。對資料中心業者來說，真正的考驗還在後頭：測試數據、量產時程與成本結構，都還沒有在這次公告裡交代，後續的系統測試結果才是判斷這條路線能不能落地的關鍵。

資料來源

• PR Newswire（聯電與 AP Memory 聯合新聞稿）
• TNGlobal